
【書類名】


図面


[図1]



101:基板 102a, 102b, 102c:第1配線 103:第1絶縁層 104, 105:活性層 106:第2絶縁層 107a, 107b, 107c, 107d:第2配線 (107a1, 107b1, 107c1, 107d1:第1 導電層 107a2, 107b2, 107c2, 107d2:第2導電層 107d3:第3導電層) 108:第1層間絶縁層 109~111:第3配線(109, 110:ソース配線 111:ドレイン配線)


## 【図2】






201: 基板 202a, 202b, 202c: 第1配線 203: 第1 絶縁層 204: 活性層 205: 第2 絶縁層 206a, 206b, 206c: 第2配線 (206a1, 206b1, 206c1: 第1 導電層 206a2, 206b2, 206c2: 第2 導電層 206a3: 第2 導電層) 207: 容量配線 (207a: 第1 導電層 207b: 第2 導電層) 208: 第1層間絶縁層 209: ソース配線 210: トレイン配線 211: 第2層間絶縁層 212: ブラックマスク 213: 第3層間絶縁層 214: 画素電極 215, 216: チャル形成領域


[図3]



【図4】




【図5】




特願平10-361689

【図6】




601:絶縁表面を有する基板 602:画素マトリクス回路 603:ソースドライバー回路 604:ゲイトドライバー回路 605:信号処理回路 606:FPC 1007:対向基板


【図7】




701:画素マトリクス回路 702a, 703a:シフトレジ・スタ回路 702b, 703b:レベ・ルシフタ回路 702c, 703c:バ・ッファ回路 703d:サンプ・リング・回路 704:プ・リチャージ・回路


【図8】










【図10】






【図11】







【図12】

In this tast the transfer of t







【図13】



【図14】





【図15】

